半導体デバイス工学 講義資料

第5章 ユニポーラデバイス (p. 80~p. 100)

5. ユニポーラデバイス

- 5. ユニポーラデバイス
- 5.1 分類と特徴
- 5.2 MOS形電界効果トランジスタ
- 5.2.1 MOS構造の性質
- 5.2.2 MOSFETの電気的特性
- 5.3 接合形電界効果トランジスタ
- 5.4 MES形電界効果トランジスタ

5.5 **HEMT**

5.1 分類と特徴

<u>ユニポーラデバイス</u>:

電子または正孔どちらか1種類のキャリアが伝導に寄与しているデバイス

代表的なユニポーラデバイスは電界効果トランジスタ(FETと略記)で,入 力電圧によって出力電流を制御する半導体デバイスである. この分類は,

1 MOSFET (metal-oxide-semiconductor field effect transistor)

②接合形FET(junction field effect transistor; JFET)

③MESFET(metal- semiconductor field effect transistor)

(4)HEMT (high electron mobility transistor)

FETの特徴としては,

①逆方向にバイアスされたpn接合、ショットキー接触、または酸化物で絶縁されたゲートを入力に用いるので、入力インピーダンスがきわめて大きい。
 ②多数キャリアが動作に寄与し、キャリア寿命や再結合の影響を受けにくい。
 ③一般に、バイポーラ型に比べて製作工程が少なく、微細化も可能である。
 などがある。

5.2.1 MOS構造の性質

<u>MOS構造</u>:金属-酸化膜-Si半導体が積層した構造

酸化膜は、良好な界面特性を持つ Si酸化膜が用いられる。金属に印 加されるる電圧V_Gの大きさと極性 によってMOS構造には種々の変化 が生じる。

 qV_f は禁制帯の中央のエネル ギー準位(E_i)とp形半導体のフェル ミ準位(E_{FS})との差であり半導体の 不純物濃度により決まり, p形半導 体の場合, アクセプタ濃度をN_aとす ると, V_fは次式で表される.

$$V_f = \frac{\kappa T}{q} \ln \frac{N_a}{n_i} \qquad (5.1)$$

V_{ox}:酸化膜にかかる電圧, V_s:p形半導体にかかる電圧



図5-1 MOS構造とそのエネルギー帯図

(1) V_Gが負の場合(蓄積層の形成)

<u>p形半導体に対して金属に負電圧を加え</u> た場合

p形半導体の多数キャリアである正孔 が電界に引かれて半導体表面(酸化膜 と半導体の界面)に集まる.このように表 面は正孔が蓄積されて、より高濃度なp 形半導体(p⁺)になる.これを多数キャリ アの蓄積といい、p⁺層のことを<u>蓄積層</u>と 呼んでいる.

蓄積層の形成により半導体表面の導 電率は増加する.

正孔が表面に集まるために表面付近の準位は上側に曲がる.



図5-2 蓄積層が形成されている場合のエネルギー帯図

(2) V_Gが正の場合(空乏層の形成)

金属に正の電圧を加えた場合

正孔が電界によって半導体表面から遠ざけら れ, 表面には負電荷を持つアクセプタイオンが 残り, <u>空乏層</u>が生じる. 単位面積あたりの金属表面の電荷を Q_M , 空 乏層の電荷を Q_s とすると $|Q_M| = |Q_s|$

また,半導体表面のエネルギーバンドは V_s だけ下側に曲がり,空乏層は半導体側に x_d 拡がっている. Q_M は $Q_M = -qN_a x_d$ (5.2)

ポアソンの方程式を用いるとV_sが計算できる. 電荷密度は式(5.2),境界条件を

x=0 で V(0)=Vs, x=x_d で V(x_d)=0, dV/dx=0 として解くと, $V(x) = V_s (1 - \frac{x}{x_d})^2$ $V_s = \frac{qN_a x_d^2}{2\varepsilon_s \varepsilon_0}$ (5.3)



図5-3 空乏層が形成されている場合の エネルギー帯図

(3) V_Gが正で大きい場合(反転層の形成)(1)

金属電極の正の電圧を大きくした場合

強い電界で半導体表面に電子が引き寄せられ、ある電圧を境として表面がn形化する.これを反転層と呼ぶ.それ以降、V_Gの増加に対して反転層内の電荷が増加するので、空乏層は最大幅x_{dMAX}以上には広がらなくなる.

Q_Mは空乏層の電荷Q_{SMAX}と反転層の電荷Q_nの和で表され、

 $|Q_{M}| = |Q_{SMAX} + Q_{n}|$ (5.4)

Q_{SMAX}は一定値をとり、その後のQ_Mの増加で 反転層の電荷Q_nが大きくなる、つまり、<u>V_Gの増</u> <u>加によって反転層の導電率が制御できる</u> この反転層を伝導チャネルとして用いたのが MOSFETである。



図5-4 反転層が形成されている場合 のエネルギー帯図

(3) V_Gが正で大きい場合(反転層の形成) (2)

反転層がされる電圧と反転層内の電荷量

 qV_f だけエネルギーバンドが下方に押し曲げられ, 禁制帯の中央(E_i)が半導体のフェルミレベル E_{Fs} より下に位置する時($V_s > V_f$)から, 原理的にはp形半導体の表面がn形化しはじる. この状態を<u>弱い反転状態</u>と呼ぶ.

ー般には、p形基板の正孔密度と同密度となるまで表面に電子が誘起されたとき反転層が形成されたと定義し、対比してこの場合を<u>強い反転状態</u>と呼ぶ.この時の半導体表面の電位V_{sinv}は、

$$V_{sinv} = 2V_f$$
 (5.5)

空乏層の最大幅x_{dMAX}は,式(5.1)(5.3)(5.5)より

$$x_{dMAX} = \sqrt{\frac{2\varepsilon_{si}\varepsilon_0 V_{Sinv}}{qN_a}} = 2\sqrt{\frac{\varepsilon_{si}\varepsilon_0 V_f}{qN_a}} \quad (5.6)$$

空乏層内の電荷Q_{SMAX}は

$$\mathbf{Q}_{SMAX} = -qN_a x_{dMAX} = -2\sqrt{q\varepsilon_{si}\varepsilon_0 N_a V_f} \quad (5.7)$$



(3) V_Gが正で大きい場合(反転層の形成)(3)

MOS構造が持つ単位面積当たりの静電容量は酸化膜の持つ静電容量Coxと 半導体表面の空乏層の静電容量Caとの直列合成容量Cとなる.ここで,

$$C_{ox} = \varepsilon_{ox} \varepsilon_0 / x_{ox} \quad C_d = \varepsilon_{Si} \varepsilon_0 / x_d$$

電極に印加された電圧V_gは、酸化膜と半導体に加わる電圧の和となるので、

$$V_G = V_{ox} + V_S = -\frac{Q_S}{C_{ox}} + V_S$$
 (5.8)

反転層が形成される電圧を<u>しきい値電圧V</u>と 呼び、反転状態が起こったときの酸化膜にか かる電圧とバンドの曲がりの和で表される.空 乏層が最大幅x_{dMAx}をとることから次式となる.

$$V_T = \frac{qN_a x_{dMAX}}{C_{ox}} + 2V_f \qquad (5.9)$$



図5-5 MOS構造の静電容量

(3) V_Gが正で大きい場合(反転層の形成)(4)

<u>印可電圧と容量との関係について</u>

酸化膜と空乏層の直列合成容量Cは,

 $\frac{1}{C} = \frac{1}{C_{ox}} + \frac{1}{C_d}$ (5.10)

蓄積状態では、空乏層が形成されず、
 酸化膜による容量C_{ox}のみとなる。
 空乏状態のMOS容量は、

$$\frac{1}{C} = \frac{1}{C_{ox}} \sqrt{1 + \frac{2\varepsilon_{ox}^2 \varepsilon_0}{q N_a \varepsilon_{Si} x_{ox}^2}} \cdot V_G \quad (5.11)$$

V_Tにおいて空乏層は最大幅x_{dMAX}で空 乏層容量は最低値C_{dMIN}をとり、合成容 量も最低値C_{MIN}となる.

$$C_{d MIN} = \varepsilon_{Si} \varepsilon_0 / x_{dMAX}$$
$$C_{MIN} = \frac{C_{ox} \cdot C_{dMIN}}{C_{ox} + C_{dMIN}} \quad (5.12)$$

低周波に対しては、ゲート電圧 の変化に対して反転層内のキャリ ア濃度変化が追従するようになる ので、曲線②の特性になる. MOSFETでは、ソースから反転 層へキャリアが供給されるので、 同じく曲線②の特性となる.



(3) V_Gが正で大きい場合(反転層の形成)(5)

これまでは簡単化のために、金属とSi間の仕事関数の差はなく、酸化 膜中や酸化膜とSi界面にも電荷はないと考えた。

実際には、それらが存在し、ゲート電圧がOでもエネルギーバンドに曲がりが生じている、ゲート電圧が印加されない時に半導体表面のエネルギーバンドの曲がりを補正するために必要な電圧をフラットバンド電圧(V_{FB})という.

V_{FB}は酸化膜中や界面に捕獲されている電荷をQ_{TR}, E_{FM}とE_{FS}をそれぞれ金属と半導体のフェルミ準位とすると、次式で表されることが知られている.

$$V_{FB} = \frac{1}{q} \left(E_{FM} - E_{FS} \right) + \left(-\frac{Q_{TR}}{C_{OX}} \right)$$
 (5.13)

5.2.2 MOSFETの電気的特性(1)

MOSFETの構造

MOS構造により半導体表面にできる反転層を電流の流れる通路,すなわちチャネルとして用いる.

反転層と同型になるようにMOS構造の左右に<u>ソース(S)</u>及び<u>ドレイン(D)</u>領域を形成してある.また,MOS構造の制御電極を<u>ゲート(G)</u>という. 図のようにn形反転層がチャネルになっているMOSFETを<u>nチャネル</u> <u>MOSFET</u>,反対にp形反転層がチャネルになっているものを<u>pチャネル</u> MOSFETという.



図5-7 MOSトランジスタの構造

5.2.2 MOSFETの電気的特性(2)

反転層が形成された後($V_{g}>V_{T}$)の反転層内のキャリア濃度 Q_{n} は,式 (5.4), (5.8), (5.9)から次のように書ける.

 $Q_n = Q_M - Q_{SMAX} = C_{ox}(V_G - V_T)$ (5.14)

S-D間の電圧がゲート電圧に比べて十分小さいとき、反転層はゲート下に 均等に形成され、チャネルの導電率は反転層に誘起されたキャリアの濃度 に比例する、チャネルの寸法をL(長さ)、W(幅)とすれば、S-D間のチャネル コンダクタンスgは電荷密度n(y)の分布を考慮して次式で表される.

 $g = \frac{W}{L} \int_0^{y_i} q \mu_n n(y) dy \quad (5.15)$

積分項は、単位面積あたりの電荷Q_nを使って表すことができ、さらに式(5.14)を用いて、

$$g = \frac{W}{L} \mu_n Q_n(inv) = \frac{W}{L} \mu_n C_{ox}(V_G - V_T) \quad (5.16)$$

チャネルコンダクタンスは C_{ox} と($V_{g}-V_{T}$)に 比例し、Lに反比例することがわかる.



(a)線形領域, 0<V _D<V _G-V _T

図5-8 MOSトランジスタの動作原理

5.2.2 MOSFETの電気的特性(3)

ピンチオフ

S-D間のバイアスを大きくすると反転層の電荷はゲート電極下で均一 でなくなってくる.ドレイン側で基板とドレインのpn接合に逆方向電圧が 加わるため空乏層が広がり、チャネルが狭くなる.ドレイン電流による電 圧降下のためにチャネル内の電位も増加し、最終的にはチャネルを遮 断する.これを<u>ピンチオフ</u>といい、そのときのV_{DS}を<u>ピンチオフ電圧</u>という. ピンチオフ電圧はV_P=V_G-V_Tで与えられる.

ピンチオフになると電流はそれ以上増 えなくなり、V_{DS}を増加してもピンチオフの 点が移動するだけで電流値は殆ど変わ らない.

ピンチオフ点からドレインまでは空乏層 となっており、ここには逆バイアスがか かっているので、注入されたキャリアはド レインに排出されドレイン電流となる.



(b) ピンチオフ, V _D=V _G-V _T



(c)飽和領域, V _D>V _G-V _T

図5-8 MOSトランジスタの動作原理

5.2.2 MOSFETの電気的特性(4)

ピンチオフが生じる前のドレイン 電流は、ソースからの距離xにおけ る単位面積あたりの電荷をQ_n(x)を 用いて次式のようにかける.

$$I_D = W \mu_n Q_n(x) \frac{-dV}{dx} \quad (5.17)$$

Q_n(x)とV_Tとの関係から

 $V_G = V_T - \frac{Q_n(x)}{C_{ox}} + V(x)$ (5.18) 式(5-17)は次のように整理できる.

$$\frac{dv}{dx} = \frac{T_D}{W\mu_n C_{ox} \{V_G - V_T - V(x)\}}$$
(5.19)

この微分方程式を解くと、

$$I_D \int_0^{x=L} dx = -W \mu_n C_{ox} \int_{V=0}^{V=V_D} [V_G - V_T - V(x)] dV$$

 $\therefore I_D = \frac{W}{L} \mu_n C_{ox} [(V_G - V_T) V_D - \frac{1}{2} {V_D}^2]$ (5.20)

V_D<<V_G-V_Tならば

$$I_{D} = \frac{W}{L} \mu_{n} C_{ox} (V_{G} - V_{T}) V_{D}$$
 (5.21)

となり、この結果は式(5-16)と-致する.このような、ドレイン電流 がドレイン電圧に比例する領域を <u>線形領域</u>という.

ピンチオフが生じたときドレイン電流 は最大値I_{Dmax}をとる、V_D=V_G-V_Tとして, $I_{Dmax} = \frac{W}{2L} \mu_n C_{ox} (V_G - V_T)^2$ (5.22)

 $V_D > V_G - V_T$ のときは、 ピンチオフ点が ソース側に移動するだけで、 ドレイン 電流は変化しない. この領域を<u>飽和</u> <u>領域</u>という.

5.2.2 MOSFETの電気的特性(5)



5.2.2 MOSFETの電気的特性(6)

<u>pチャネルMOSFETの電気的特性</u>

ソースに対するゲートとドレインの印加電圧を逆にすれば同様に考えることができ、図に示すような伝達特性となる.

不純物の注入によってチャネルを 最初から形成しておくこともできる. この場合,ゲート電圧が0でもドレイ ン電圧が流れる.

<u>エンハンスメント形</u> ゲート電圧の印可によりドレイン 電流が流れ始めるるもの

<u>デプレッション形</u> ゲート電圧が0Vでもドレイン電流が 流れるもの



図5-10 MOSFETのV _ -I」曲線

5.2.2 MOSFETの電気的特性(7)

ゲートは電気的に絶縁されており、入力電流は殆ど流れないので、 MOSFETの電流増幅作用は考えられない FETの増幅動作を表す場合 は、入力電圧と出力電流との関係である<u>伝達特性</u>を用いる 伝達特性を 表すパラメータとして<u>相互コンダクタンス(gm)</u>を次式のように定義する

$$g_m = \frac{dI_D}{dV_{GS}} \bigg|_{V_D = const.} = \frac{W}{L} \mu_n C_{ox} V_D \qquad (5.23)$$

g_mの値は,通常0.5~数mSである.MOSFETは入力電圧によって出力電 流を制御する素子である.MOSFETの入力インピーダンスはきわめて高く, またソース・ドレイン間の出力インピーダンスも比較的高いユニポーラデバ イスである.

表5-1 ユニポーラデバイスとバイポーラデバイスとの比較

項目	バイポーラトランジスタ	nチャネルMOSFET
キャリアの輸送	拡散	ドリフト
主要なキャリア	少数キャリア	多数キャリア
増幅率を表わす指数	$\alpha \notin \mathcal{I} \stackrel{k \neq \mathcal{I} \atop \beta}{\alpha \doteq \frac{1 + \frac{1}{2} \left(\frac{W}{L_e}\right)^2}{1 + \frac{\sigma_{\rm B}}{\sigma_{\rm E}} \cdot \frac{W}{L_k}}}$	g_{m} $g_{m} = \frac{W}{L} \mu_{n} C_{ox} (V_{G} - V_{T})$
増幅率の大きさ	β>>1, 大きい	<i>g</i> mはあまり大きくない
入力インピーダンス	電流を流すことに よって動作させるので, あまり大きくない	直流の入力インピーダ ンスは無限大
入出力特性	線形, <i>I</i> C = α <i>I</i> E = β <i>IB</i>	2 乗特性 $IDS = \frac{W}{2L} \mu_n C_{ox} (V_G - V_T)^2$

5.3 接合形電界効果トランジスタ(1)

接合型電界効果トランジスタ(JFET)の構造

比較的抵抗率の高い半導体の両端にオーム接触により形成されたソース (S)とドレイン(D)電極がある.これとは別に中央付近にpn接合により形 成されたゲート(G)電極を持っており、ゲートで挟まれた電流経路が<u>チャ ネル</u>となる.図のようにn形半導体がチャネルになっているものを<u>nチャネ ルJFET</u>,逆にチャネルがp形半導体のものを<u>pチャネルJFET</u>という.

ゲート・ソース間には電流が流れ ないように逆バイアスを加え、ゲー ト電圧(V_{GS})により空乏層幅を変化 させることによってチャネル幅が制 御される. そのため、ドレイン・ソー ス間電圧(V_{DS})によるドレイン電流 がゲート電圧によって制御される構 造となっている.



図5-11 接合型電界効果トランジスタの構造図

5.3 接合形電界効果トランジスタ(2)

ゲート領域の不純物濃度はきわめて高く、空乏層はチャネル層に拡がる、 xにおけるチャネル電位をV(x)とし、x~x+dx間の抵抗をdR(x)とすると、

$$dR(x) = \frac{dx}{q\mu_n n\{a-2h(x)\}W}$$
(5.24)
式(3.28)を用いると空乏層h(x)は,
$$h(x) = \sqrt{\frac{2\varepsilon_{St}\varepsilon_0}{qN_d}} (V(x) + V_d - V_G)$$
(5.25)
ドレイン電流I_Dは次式で与えられる.
$$I_D = \frac{dV}{dR(x)} = q\mu_n n(a-2h(x))W \frac{dV}{dx}$$
(5.26)



図5-12 接合型電界効果トランジスタの定量解析モデル

n ⇒ N_Dとして積分すれば, $\int_{0}^{L} I_{D} dx = q \mu_{n} n W \int_{0}^{L} (a - 2h(x)) \frac{dV}{dx} dx, I_{D} = \frac{q \mu_{n} N_{d} W a}{L} \left[V_{D} - \frac{2}{3} \sqrt{\frac{8 \varepsilon_{S} \varepsilon_{0}}{q N_{d} a^{2}}} \left\{ (V_{D} + V_{d} - V_{G})^{\frac{3}{2}} - (V_{d} - V_{G})^{\frac{3}{2}} \right\} \right]$ $V_{D} << (V_{d} - V_{G}) \text{ t solit, FU / V$ and the function of the function of$

5.3 接合形電界効果トランジスタ(3)

 $2h(L)=a \ cert C \ control control$

$$V_{Dsat} = \frac{qN_d a^2}{8\varepsilon_{si}\varepsilon_0} - V_d + V_G \quad (5.28)$$

飽和領域のドレイン電流I_{Dsat}と伝達コンダクタンスg_mはそれぞれ次式となる.

$$I_{Dsat} = \frac{q\mu_{R}N_{d}Wa}{L} \left[\left\{ \frac{2}{3} \sqrt{\frac{8\varepsilon_{St}\varepsilon_{0}(V_{d} - V_{G})}{qN_{d}a^{2}}} - 1 \right\} (V_{d} - V_{G}) + \frac{1}{3} \frac{qN_{d}a^{2}}{8\varepsilon_{St}\varepsilon_{0}} \right]$$
(5.29)

$$g_{msat} = \frac{\partial I_{Dsat}}{\partial V_G} = \frac{q\mu_n N_d W a^2}{L} \left\{ 1 - \sqrt{\frac{8\varepsilon_{St}\varepsilon_0 (V_d - V_G)}{qN_d a^2}} \right\}$$
(5.30)

g_mの最大値は、V_{GS}=0でI_Dが 飽和するまでV_{DS}が加わったと きに得られ、通常0.5~数mSで ある.g_mを大きくするには、 移動度と不純物密度の高い材 料を用いると同時に、チャネル 幅を大きく、チャネル長を小さ くする.



図5-13 JFETの電気的特性

5.4 MES形電界効果トランジスタ

GaAsなどの化合物半導体はSiと比較して電子の移動度が大きいので、デ バイスの高速動作に有利であるが、Siに対するSi酸化膜のように良好な界 面特性を持つ絶縁膜を形成できないので、ショットキー接触を利用した MESFETが作られている。n形GaAs半導体(電子がキャリア)の上に、ショッ トキー接触になるようにゲート電極が作られている、ソース及びドレイン電 極はオーム性接触で作られている、図のようにソース電極を接地、ドレイン 電極を正にバイアスした状態で、ゲート電極を変化(負バイアス)させること によって空乏層幅が伸縮でき、ドレイン電流が制御することができる。

MESFETは電圧制御形の電流増幅素 子で、ゲート電極に整流性接触を使って いることを除けばSiのJFETと動作原理 が同じである。化合物半導体を基板に 用いてトランジスタを製作する場合、 MES構造が唯一適しており、高速動作 デバイスとして広く利用されている。



図5-14 MESFETの基本構造

5.5 HEMT

キャリアを供給する電子供給層(n-AlGaAs)とキャリアが走行するチャネル層(アンドープGaAs;高移動度)が分離された構造を持つ超高速デバイス. ゲート電極はショットキー接触により形成される.

電子供給層から発生した電子がGaAsチャネル層表面に蓄積され,薄い2次元電子ガス層(100 nm程度)を形成する.チャネル内で不純物散乱が起こらないので高速動作である.ゲートに印加する電圧によってヘテロ界面のポテンシャル障壁を制御し,2次元電子ガス層の電子密度を増減させることで動作する.GaAs-HEMTの動作周波数は通常20GHz以上である。



図5-15 HEMTの基本構造とバンド構造

演習問題

問1 金属-酸化膜-p形SiのMOS構造において,酸化膜厚が0.1μm,酸化膜とSiの 比誘電率がそれぞれ3.8と12, p形Siのアクセプタ濃度は10²²m⁻³,真性Siと仕事関数 差は0.35 eVとして,以下の問いに答えよ.ただし,フラットバンド電圧は0とする.

(1)酸化膜の静電容量を求めよ.

(2) 強い反転状態における空乏層幅を求めよ.

(3)そのときのMOS構造の等価容量(高周波特性)を求めよ.

(4)しきい値電圧を求めよ.

問2 前問のMOS構造にソース,ドレイン電極を形成してMOSFETとした. チャネル 幅を10μm, チャネル長を1μmとし, チャネル内のキャリアの移動度を0.07m²/Vsと して,ゲート電圧に5Vを加えた時,以下の問いに答えよ.

(1)ドレイン電圧を0.1Vとしてチャネルコンダクタンスと相互コンダクタンスをそれぞ れ求めよ.

(2) ピンチオフ電圧を求めよ.

(3)ドレイン電圧5Vとして飽和領域のドレイン電流を求めよ.

問3 pチャネルMOSFETについて次の設問に答えよ.

(1)フラットバンド状態のエネルギー帯図を描け.

(2) 蓄積状態のエネルギー帯図を描け.

(3) 空乏状態のエネルギー帯図を描け.

(4)反転状態のエネルギー帯図を描け.