２．３．４　プログラムカウンタおよび命令レジスタ

プログラムカウンタと命令レジスタはジャンプ命令実行時にデータの転送が行われることから双方を合わせて
テスト回路を構成したものを図２−１０に示す．

プログラムカウンタは，ロード機能を持った５ビットのバイナリーカウンタと考えられるので，
４ビットのバイナリーカウンタである74LS193を２個用いて５ビット分のみをカウントアップに用い，
６ビット目の変化によりリセットをかける構造とした．



ロード信号として，命令レジスタの下位５ビットを接続してある．メモリの番地指定を行うアドレスバスは，
フェッチサイクル時にはプログラムカウンタより，実行サイクル時は命令レジスタの下位５ビットより与えら
れるので，トライステートバッファ（74LS245）により両者を排他的に選択するようになっている．

コントローラからの制御信号によりプログラムカウンタのカウントアップ信号や，
ジャンプ命令実行時のアドレスのロードが行われる．

HALT命令は命令レジスタの全ビットが１になったどうかを８入力NANDでハード的に検出するようにしている．



図２−１０　プログラムカウンタおよび命令レジスタ